El flujo de diseño digital y los bloques de IP facilitan la reutilización y la personalización de diseños para diferentes aplicaciones. Sin embargo, no se puede decir lo mismo de los bloques IP analógicos.

Para simplificar la integración IP analógica, Agile Analog lanzó sus subsistemas analógicos digitalizados, que incluyen administración de energía, detección de PVT y administración del sueño. Estos subsistemas funcionan como un bloque IP digital convencional, lo que les permite implementarse en un flujo de diseño digital y conectarse con interfaces estándar.

Concepto de subsistemas IP digitalizados analógicos ágiles

Bloques IP analógicos para flujo de diseño digital

Los bloques de construcción de IP digital han crecido dramáticamente en popularidad en la industria de los semiconductores porque un flujo de diseño digital sigue un enfoque estructurado y directo. Este enfoque implica definir entradas y salidas, seleccionar puertas lógicas y verificarlas mediante simulación y pruebas.

Por el contrario, el flujo de diseño analógico implica una iteración de varios ciclos según la complejidad y los parámetros del bloque de circuito analógico. Como resultado, el tiempo y el esfuerzo necesarios para completar un proyecto analógico son elevados. La complejidad también aumenta con los cambios en la tecnología. Las IP digitales, por otro lado, se pueden sintetizar u optimizar para diferentes nodos de tecnología sin mucha modificación.

Aún se necesitan IP analógicas para el procesamiento de señales, la administración de energía y los sistemas de RF (radiofrecuencia). En estos casos, las IP analógicas digitalizadas pueden ofrecer lo mejor de ambos mundos. En un sistema de este tipo, los circuitos analógicos se encapsulan en una interfaz de control digital que proporciona una forma confiable de controlar y monitorear el comportamiento analógico. Por ejemplo, un regulador de voltaje enrollado digitalmente puede incluir un circuito de control digital para alterar la potencia de salida mientras se monitorean las condiciones de carga, la temperatura y otros parámetros.

Nuevos subsistemas IP analógicos para Agile Analog

Agile Analog lanzó recientemente una gama de subsistemas analógicos para reducir el tiempo de comercialización, el costo y el esfuerzo asociados con el diseño de circuitos integrados analógicos.

Las nuevas IP analógicas personalizables permiten que cada bloque del subsistema se adapte a las necesidades del cliente mientras se cubre en un recinto digital. Además, los subsistemas se pueden modificar para PDK (Kits de diseño de procesos) específicos del cliente. Agile Analog dice que el proceso de integración de IP es más fácil porque elimina funciones duplicadas, reduce los requisitos de DRC y agiliza las interconexiones. La empresa también realiza verificación de sistemas de frontera analógico-digital.

En el anuncio más reciente de Agile Analog, la compañía presentó tres subsistemas: agilePMU para administración de energía, agilePVT para sensores PVT y agileSMU para administración del sueño.

AgilePMU

AgilePMU es una unidad de administración de energía para SoC (System on Chips) y ASIC (Application Specific Integrated Circuits), que presenta una función de reinicio de encendido, múltiples reguladores de caída baja, un generador de referencia, un controlador digital integrado y un circuito de monitoreo de estado.

AgilePMU

El subsistema ofrece una eficiencia muy alta y maximiza la flexibilidad, según Agile Analog. El controlador digital permite un control preciso sobre el inicio y el apagado, la secuenciación de energía y los voltajes de salida programables para cada LDO. Los monitores de estado proporcionan información en tiempo real sobre el estado del subsistema.

AgilePVT

El subsistema del sensor PVT monitorea las características ambientales y eléctricas de los dispositivos. Incorpora un proceso de baja potencia, sensores de voltaje y temperatura, un generador de referencia, un controlador digital integrado y monitores de estado.

ágilPVT

AgileSMU

agileSMU es un subsistema de bajo consumo para gestionar los modos de reposo y activación de un SoC. Consiste en un oscilador programable para operación SoC de baja frecuencia, RTC, comparadores de baja potencia para iniciar una secuencia de activación y reinicio de encendido. También tiene un controlador digital integrado y un monitor de estado, similar a los otros dos subsistemas.

AgileSMU

Todas las imágenes utilizadas son cortesía de Agile Analog