A medida que finalizamos la semana de RISC-V Summit Europe, aquí veremos cómo las empresas esta semana han utilizado el evento como una plataforma para revelar sus últimas innovaciones aprovechando la arquitectura de conjunto de instrucciones abiertas (ISA). Estos desarrollos abarcan tanto el hardware como el software, lo que los hace importantes para los diseñadores en una amplia gama de campos.

Desde el primer prototipo (en la foto de arriba), el RISC-V ISA ha ganado popularidad debido a su naturaleza abierta y colaborativa que permite avances mutuos en el campo. Imagen utilizada cortesía de Chiara Coetzee

Desde su lanzamiento en 2015, RISC-V ha sido un estándar abierto que permite innovaciones personalizadas de hardware y software. ISA utiliza el conocimiento preexistente para acelerar el tiempo de desarrollo y ofrece una mayor flexibilidad en el proceso de diseño.

Tres aspectos destacados de RISC-V Summit Europe pueden proporcionar nuevos niveles de abstracción para los diseñadores que no necesitan operar en los niveles inferiores de la arquitectura. Este artículo echa un vistazo a estos anuncios de la cumbre y analiza cómo cada innovación brinda a los diseñadores las herramientas para optimizar el ciclo de desarrollo y mejorar el tiempo de comercialización. También analizaremos el creciente ecosistema RISC-V para evaluar cómo seguirá evolucionando ISA.

Núcleos vectoriales personalizados

En previsión de la cumbre RISC-V de Europa, Semidynamics ha anunciado el «procesador RISC-V totalmente personalizable más grande» para el procesamiento de vectores. A medida que la computación vectorial se vuelve cada vez más importante en las aplicaciones de inteligencia artificial o visión por computadora, el soporte de vectores de hardware puede ser una herramienta de diseño valiosa para muchos desarrolladores que trabajan en sistemas de alto rendimiento. Como resultado de la extensión del vector 2021 de RISC-V International, se espera que aumente el procesamiento de vectores para ISA.

La Unidad Vectorial de Semidinámica ofrece flexibilidad y versatilidad a los diseñadores que deseen incorporar capacidades de computación vectorial. Imagen utilizada cortesía de Semidynamics

La unidad vectorial de Semidynamics se puede personalizar para satisfacer las necesidades de la aplicación, lo que permite a los diseñadores escalar las longitudes de las rutas de datos, las longitudes de los vectores o los formatos numéricos según sea necesario. Y con la integración de 4 hasta 32 núcleos vectoriales en una sola unidad, incluso las aplicaciones más exigentes desde el punto de vista informático pueden utilizar la unidad vectorial. Las unidades Vector se ofrecen con núcleos Atrevido y Avispado RISC-V y demuestran cuán versátil puede ser RISC-V ISA.

Cifrado vectorial RISC-V

Trabajando en conjunto con la mayor disponibilidad de hardware vectorial, Codethink ha integrado soporte completo para el conjunto de extensiones de cifrado vectorial RISC-V en el software de emulación QEMU. Y aunque la emulación puede no ser un requisito directo para el diseño criptográfico habilitado por vectores, es un requisito para la ratificación de la especificación RISC-V.

Una declaración de ejemplo destaca la arquitectura para el conjunto de extensión de vector, así como la cantidad de manejo de datos necesarios para emular la arquitectura RISC-V en otros sistemas. Imagen utilizada cortesía de Codethink

Sobre la base de su experiencia anterior con los dispositivos RISC-V, los desarrollos de Codethink en el emulador QEMU finalmente llevarán la criptografía vectorial un paso más cerca de la estandarización RISC-V. Actualmente, el conjunto de extensiones está en formato estable etapa, donde se esperan cambios limitados, después de lo cual el conjunto de prórroga puede congelarse y/o ratificarse.

Silicio definido por software

Un grupo de miembros de CHIPS Alliance, incluidos AntMicro y Google, exhibieron herramientas de diseño digital mejoradas para la integración mediante núcleos RISC-V. Estas herramientas, a saber, Verible y Kythe, se pueden usar junto con la familia central Very Efficient and Elegant RISC-V (VeeR) para optimizar el proceso de diseño y permitir la colaboración abierta tanto dentro como en toda la organización.

El diagrama de bloques de Caliptra destaca el núcleo de VeeR y la cantidad de interfaces que deben tenerse en cuenta. Usando herramientas de Antmicro y Google, este proyecto puede acelerarse. Imagen utilizada cortesía de Antmicro

Estos esfuerzos se destacan en el proyecto Caliptra, que aprovecha la familia de núcleos VeeR para proporcionar la seguridad necesaria en los procesadores de la era moderna. Además de las herramientas de diseño y verificación, Antmicro también se burló de un diseñador de sistemas visuales, lo que brinda más razones para creer que los diseñadores de RISC-V pronto podrían experimentar con un nuevo nivel de abstracción.

RISC-V de alto nivel

Si bien ciertamente hay más desarrollos para cubrir desde la Cumbre RISC-V de Europa, los de este artículo representan una tendencia hacia una mayor accesibilidad y participación de mercado para los procesadores RISC-V. Esto no quiere decir que los diseñadores de chips analógicos y digitales se vuelvan obsoletos en el corto plazo, sino que diseñar un procesador RISC-V pronto puede ser una tarea más fácil.

Con las innovaciones de software y hardware, como el diseño de sistemas visuales, la compatibilidad con núcleos vectoriales o la IP analógica RISC-V dedicada, parecen surgir en el horizonte nuevas oportunidades para el desarrollo y la integración de alto nivel. Esto, además de una barrera más baja para ingresar al ecosistema RISC-V, respalda en última instancia la afirmación de que RISC-V es inevitable.