A medida que los automóviles hacen la transición a arquitecturas de vehículos definidas por software, los diseños de próxima generación enfrentan un problema de memoria. Por una variedad de razones, la memoria flash xSPI NOR tradicional se queda corta. Para satisfacer estas necesidades, Infineon Technologies anunció hoy la primera memoria flash LPDDR de la industria.

Llamado SEMPER X1, este nuevo dispositivo de memoria flash toma prestado el esquema de interfaz LPDDR de la DRAM LPDRR4 establecida hace 10 años y lo aplica a la memoria flash.

SEMPRE XI toma prestado el esquema de interfaz LPDDR del mundo DRAM para satisfacer las necesidades informáticas emergentes en el sector automotriz.

En este artículo, discutimos los problemas para los que se desarrolló LPDDR flash, examinamos los beneficios de la nueva tecnología y compartimos las perspectivas de nuestra entrevista con Sandeep Krishnegowda, vicepresidente de marketing y aplicaciones de Infineon.

Rendimiento y densidad de memoria necesarios para la automoción

Según Krishnegowda, existe la necesidad de más memoria flash y memoria flash de rendimiento más rápido en los automóviles de nueva generación. El cambio a arquitecturas zonales en automóviles requiere un procesamiento en tiempo real que requiere más rendimiento que el que ofrecen las memorias flash NOR estándar de hoy.

Los controladores de dominio y zona consolidan muchas funciones críticas de seguridad y deben procesar cantidades masivas de datos en tiempo real. (Click en la imagen para agrandar)

Como muestra el diagrama anterior, estos modelos de automóviles más nuevos tienen controladores de zona (en verde) en todo el vehículo. “Estos controladores de zona tienen muchas necesidades de procesamiento en tiempo real”, dice Krishnegowda. “No solo transmiten estos datos a la ECU central. Estos controladores de zona deben gestionar funciones críticas para la seguridad, como el frenado, la dirección y el tren motriz”.

Para poder manejar estas demandas de procesamiento en tiempo real, los controladores de zonas automotrices han tenido que seguir presionando para obtener niveles más altos de rendimiento. “Donde era común 4K DMIPS, ahora los controladores de zona cambiarán a 10K, 12K y 16K DMIPS”, dice Krishnegowda. Este cálculo más complejo está más allá de lo que puede manejar un controlador con memoria flash interna incorporada.

La necesidad de un acceso flash externo más rápido

Las demandas computacionales en los diseños automotrices de próxima generación han llevado a alejarse de los procesadores en tiempo real con pocos núcleos de CPU y flash incorporado. Estos están siendo reemplazados por procesadores multinúcleo de alto rendimiento sin flash incorporado.

De hecho, en los nodos de proceso de semiconductores avanzados utilizados por tales procesadores, agregar flash incorporado no es rentable debido a la discrepancia entre el procesador y la memoria en términos del avance de la tecnología de semiconductores.

Las necesidades de los diseños automotrices de próxima generación requieren un cambio a procesadores multinúcleo rápidos en tiempo real que se ejecutan desde una memoria flash externa.

En los nodos de procesos avanzados, las tecnologías flash integradas calificadas para automóviles enfrentan el desafío del alto costo (área del troquel) y la falta de escalabilidad. Todo esto se combina con el hecho de que se necesita más memoria flash para admitir el tamaño y la complejidad crecientes del código en la industria automotriz. Y, en el lado de la interfaz, la memoria flash xSPI NOR estándar no cumple con los requisitos de rendimiento de ejecución en tiempo real (XiP).

Fue con todo esto en mente que Infineon creó esta nueva categoría de memoria llamada flash LPDDR. “Trabajamos con algunos de nuestros OEM de nivel 1 para definir esta categoría de flash LPDDR para abordar este problema de la creciente necesidad de procesamiento en tiempo real para ejecutarse en CPU multinúcleo”, dice Krishnegowda. «En flash LPDDR, tiene varios bancos de memoria, por lo que cuando tiene varios núcleos, cada uno de los núcleos puede comunicarse con cualquiera de los bancos porque es de naturaleza de acceso aleatorio».

Krishnegowda dice que esto mejora categóricamente la velocidad de ejecución. “Cuando compara esto con un dispositivo flash Octal (x8) xSPI NOR estándar, cambiar a un flash LPDDR le brinda 20 veces más rendimiento”, dice. «Esto es lo que se necesita para mover lo que se calculó dentro del procesador para que se calcule en la memoria externa en tiempo real».

El flash SEMPRE X1 puede ofrecer hasta 3,2 GB/s de rendimiento con su interfaz LPDDR. Su arquitectura multibanco admite actualizaciones de firmware inalámbricas sin tiempo de inactividad, según la empresa. Es importante destacar que el dispositivo cumple con ISO26262 ASIL-B y ofrece corrección de errores avanzada y otras características de seguridad.

xSPI no puede mantenerse al día y no puede escalar

Entre los factores importantes que impulsan la necesidad de flash LPDDR se encuentra el reemplazo de xSPI, una interfaz que no solo es el doble de lenta ahora, sino que no se puede escalar para necesidades futuras. “Si piensa en un dispositivo Octal SPI estándar hoy en día, funciona a 200 MHz y usa una E/S LVCMOS y no puede escalar más allá de 200 MHz”, dice Krishnegowda. «Entonces, si quieres más ancho de banda, tengo que avanzar hacia un nuevo estándar de memoria».

Al observar las opciones disponibles, Krishnegowda dice que no considera que la DRAM estándar, HPM (HyperDRAM) o GDDR DRAM tengan el rendimiento adecuado para estas aplicaciones. “Lo que necesitábamos estaba en línea con lo que la industria ya había desarrollado con LPDDR4 DRAM”, dice.

El flash xSPI NOR actual es demasiado lento y no puede escalar más allá de 200 MHz. Mientras tanto, la interfaz LPDDR4 proporciona la escalabilidad y el rendimiento necesarios para la ejecución directa de código desde dispositivos flash externos. (Click en la imagen para agrandar)

“También optamos por LPDDR4 para la escalabilidad: en realidad puede cambiar a un dispositivo x8 de un solo canal, o puede cambiar a dos canales, el canal A y el canal B, con un x16”, dice Krishnegowda. «Esto nos brinda suficiente escalabilidad para llevar esta generación de productos a nuevos niveles de rendimiento».

Mientras tanto, Krishnegowda señala que los dispositivos flash Octal xSPI estándar de hoy en día no son adecuados para ejecutar código. «Puede ejecutar el código a una frecuencia muy baja, pero cuando habla de procesadores multinúcleo de gigahercios, no puede ejecutarlo porque tiene que transferir una gran cantidad de información de direcciones para obtener los siguientes datos lo más rápido posible». él dice.

Desafortunadamente, SPI te hace emitir un comando ya sea que estés leyendo o escribiendo. Y luego tienes que repetirlo de nuevo muy secuencialmente cada vez, para que no estés canalizado. Por el contrario, el protocolo LPDDR4 le permite separar comandos y direcciones de sus datos. Esto le permite ejecutar muchas canalizaciones, lo que reduce los ciclos de latencia y permite un acceso rápido a los datos.

Infineon dice que SEMPER X1 está probando ahora con disponibilidad comercial planificada para 2024.

Todas las imágenes utilizadas son cortesía de Infineon